如果漏源電壓增長了，由於源漏電位的梯度，它將造成通道形狀上的一個很大的非對稱改變。 在通道的漏末端，反型區域的形狀變成夹止（pinched-off）。 如果漏源電壓進一步增長，通道的夹止點將開始離開汲極，向源極移動。 這種FET被稱為"飽和模式"；[4] 一些作者把它稱為"主動模式"，為了更好的和雙極電晶體操作區對比。 中間模式有時被認為是歐姆或線性模式的一部分，儘管漏電流並不隨著漏電壓大致線性增長。
現代的半導體製程工序複雜而繁多，任何一道製程都有可能造成積體電路晶片上的元件產生些微變異。 當金氧半場效電晶體等元件越做越小，這些變異所佔的比例就可能大幅提升，進而影響電路設計者所預期的效能，這樣的變異讓電路設計者的操作變得更為困難。 由於金氧半場效電晶體閘極氧化層的厚度也不斷減少，所以閘極電壓的上限也隨之變少，以免過大的電壓造成閘極氧化層突崩潰（breakdown）。 場效電晶體原理2023 場效電晶體原理 為了維持同樣的效能，金氧半場效電晶體的臨界電壓也必須降低，但是這也造成了金氧半場效電晶體越來越難以完全關閉。 金氧半場效電晶體在結構上以一個金屬—氧化物層—半導體的電容為核心（現在的金氧半場效電晶體多半以多晶矽取代金屬作為其閘極材料），氧化層的材料多半是二氧化矽，其下是作為基極的矽，而其上則是作為閘極的多晶矽。
場效電晶體原理: 金屬氧化物半導體場效電晶體
這個第四端可以將晶體管調製至運行；在電路設計中，很少讓體端發揮大的作用，但是當物理設計一個集成電路的時候，它的存在就是重要的。 在圖中柵極的長度（length）L，是指源極和漏極的距離。 場效電晶體原理 長度1微米的柵極限制最高頻率約為5GHz，0.2微米則是約30GHz。
這樣一來可以達到控制效應，這個效應與雙極性電晶體的原理類似。 所有的FET都有柵極（gate）、漏極（drain）、源極（source）三個端，分別大致對應雙極性電晶體的基極（base）、集電極（collector）和發射極（emitter）。 除了結型場效應管外，所有的FET也有第四端，被稱為體（body）、基（base）、塊體（bulk）或襯底（substrate）。
場效電晶體原理: 電晶體的局限性
有一段時間，金氧半場效電晶體並非類比電路設計工程師的首選，因為類比電路設計重視的效能參數，如電晶體的跨導或是電流的驅動力上，金氧半場效電晶體不如BJT來得適合類比電路的需求。 但是隨著金氧半場效電晶體技術的不斷演進，今日的CMOS技術也已經可以符合很多類比電路的規格需求。 再加上金氧半場效電晶體因為結構的關係，沒有BJT的一些致命缺點，如熱跑脫（thermal runaway）。
假設操作的對象換成PMOS，那麼源極與汲極為p-type、基體則是n-type。 在PMOS的閘極上施加負電壓，則半導體上的電洞會被吸引到表面形成通道，半導體的多數載子—電洞則可以從源極流向汲極。 假設這個負電壓被移除，或是加上正電壓，那麼通道無法形成，一樣無法讓載子在源極和汲極間流動。 MOS電容的特性決定了金氧半場效電晶體的操作特性，但是一個完整的金氧半場效電晶體結構還需要一個提供多數載子（majority carrier）的源極以及接受這些多數載子的汲極。 常用於金氧半場效電晶體的電路符號有多種形式，最常見的設計是以一條垂直線代表通道（Channel），兩條和通道平行的接線代表源極（Source）與汲極（Drain），左方和通道垂直的接線代表閘極（Gate），如下圖所示。 有時也會將代表通道的直線以虛線代替，以區分增強型（enhancement mode，又稱增強式）金氧半場效電晶體或是空乏型（depletion mode，又稱空乏式）金氧半場效電晶體。
場效電晶體原理: 電晶體的類型
大致可分為雙載子(Bi-polar)電晶體和單載子(Uni-polar)電晶體。 特別要說明的是，源極在金氧半場效電晶體裡的意思是「提供多數載子的來源」。 對NMOS而言，多數載子是電子；對PMOS而言，多數載子是電洞。 場效電晶體原理2023 接面場效電晶體還在低頻和高頻中被用來調節信號電壓、在信號強度高的情況下被用作混頻器以及被用作逆向電流低的信號二極體。 與雙極性電晶體相比，接面場效電晶體在一千赫以下雜訊小得多。
由於積體電路晶片上的金氧半場效電晶體為四端元件，所以除了源極（S）、汲極（D）、閘極（G）外，尚有一基極（Bulk或是Body）。 金氧半場效電晶體電路符號中，從通道往右延伸的箭號方向則可表示此元件為n型或是p型的金氧半場效電晶體。 箭頭方向永遠從P端指向N端，所以箭頭從通道指向基極端的為p型的金氧半場效電晶體，或簡稱PMOS（代表此元件的通道為p型）；反之則代表基極為p型，而通道為n型，此元件為n型的金氧半場效電晶體，簡稱NMOS。 在一般分散式金氧半場效電晶體元件中，通常把基極和源極接在一起，故分散式金氧半場效電晶體通常為三端元件。 而在積體電路中的金氧半場效電晶體通常因為使用同一個基極（common bulk），所以不標示出基極的極性，而在PMOS的閘極端多加一個圓圈以示區別。
場效電晶體原理: 雙極性電晶體（BJT）
而所有的功率元件都是垂直式（vertical）的結構，讓元件可以同時承受高電壓與高電流的操作環境。 一個功率金氧半場效電晶體能耐受的電壓是雜質摻雜濃度與n-type磊晶層（epitaxial layer）厚度的函數，而能通過的電流則和元件的通道寬度有關，通道越寬則能容納越多電流。 對於一個平面結構的金氧半場效電晶體而言，能承受的電流以及崩潰電壓的多寡都和其通道的長寬大小有關。 對垂直結構的金氧半場效電晶體來說，元件的面積和其能容納的電流大約成正比，磊晶層厚度則和其崩潰電壓成正比。 為了解決這個問題，有一些介電係數比二氧化矽更高的物質被用在閘極氧化層中。
在一個n溝道"耗盡模式"器件，一個負的閘源電壓將造成一個耗盡區去拓展寬度，自邊界侵占溝道，使溝道變窄。 如果耗盡區擴展至完全關閉溝道，源極和漏極之間溝道的電阻將會變得很大，FET就會像開關一樣有效的關閉（如右圖所示，當柵極電壓很低時，導電溝道幾乎不存在）。 類似的，一個正的柵源電壓將增大溝道尺寸，而使電子更易流過（如右圖所示，當柵極電壓足夠高時，溝道導通）。 為了改善前述單一金氧半場效電晶體開關造成訊號失真的缺點，於是使用一個PMOS加上一個NMOS的CMOS開關（Transmission gate）成為目前最普遍的做法。 CMOS開關將PMOS與NMOS的源極與汲極分別連接在一起，而基極的接法則和NMOS與PMOS的傳統接法相同（PMOS的基極接到最高電壓，即VDD；NMOS的基極接到最低電壓，即VSS或GND）。 要令開關導通時，則把PMOS的閘極接低電位（VSS或GND），NMOS的閘極接高電位（VDD）。
場效電晶體原理: 主要服務項目
有時接面場效電晶體的柵極被畫在通道的中部，這個對稱表示汲極和源極是可以相互對換的，因此這個符號僅應該被用在兩極的確可以互相對換的接面場效電晶體上（不是所有接面場效電晶體都可以）。 【備註】製程線寬其實就是閘極長度，只是圖一看起來 10 奈米的閘極長度反而比較短，因此有人習慣把它叫做「線寬」。 PMOS 的構造如 ＜圖一 (b)＞ 所示，與 NMOS 相同，但是 N 型與 P 場效電晶體原理2023 型區域相反，因此導電特性相反。 為了解釋電晶體的運作原理，讓我們以 NPN 電晶體為例，PNP電晶體使用相同的原理，只是載流子是空穴並且電壓相反。
這樣的結構正好等於一個電容器，氧化層為電容器中介電質，而電容值由氧化層的厚度與二氧化矽的介電係數來決定。 以金氧半場效電晶體（MOSFET）的命名來看，事實上會讓人得到錯誤的印象。 因為MOSFET跟英文單字「metal（金屬）」的第一個字母M，在當下大部分同類的元件裡是不存在的。 早期金氧半場效電晶體閘極使用金屬作為材料，但由於多晶矽在製造工藝中更耐高溫等特點，許多金氧半場效電晶體閘極採用後者而非前者金屬。 然而，隨著半導體特徵尺寸的不斷縮小，金屬作為閘極材料最近又再次得到了研究人員的注意。
場效電晶體原理: 電極
相較之下，BJT的邏輯電路（例如最常見的TTL）就沒有這些優勢。 金氧半場效電晶體的閘極輸入電阻無限大對於電路設計工程師而言亦有其他優點，例如較不需考慮邏輯閘輸出端的負載效應（loading effect）。 上圖中的金氧半場效電晶體符號中，基極端和源極端均接在一起，一般單一零件的MOSFET幾乎均如此，但在積體電路中的金氧半場效電晶體則並不一定是這樣連接。 通常一顆積體電路晶片中相同通道的金氧半場效電晶體都共享同一個基極，故某些情況下的金氧半場效電晶體可能會使得源極和基極並非直接連在一起，例如串疊式電流源（cascode current source）電路中的部份NMOS就是如此。 基極與源極沒有直接相連的金氧半場效電晶體會出現基板效應（body effect）而部份改變其操作特性，將在後面的章節中詳述。 假如在柵極和源極之間施一負電壓的話則閘源二極體之間的耗盡區更加擴大。
早期的積體電路金氧半場效電晶體製程裡，通道長度約在幾個微米的等級。 但是到了今日的積體電路製程，這個參數已經縮小到了幾十分之一甚至一百分之一。 2008年初，Intel開始以45奈米的技術來製造新一代的微處理器，實際的元件通道長度可能比這個數字還小一些。
