新光半導體30 ETF 經理人王韻茹表示，預估AI半導體前景亮麗，因為根據美系外資估計，由輝達帶動的AI晶片商機，將持續催生全球科技巨擘朝向自行研發特殊應用晶片（ASIC）風潮再起，ASIC 晶片年均複合成長率將高達30%，而台灣半導體供應鏈中，包括最新股王世芯-KY、矽智財大廠創意及全球晶圓代工龍頭台積電，將扮演特殊晶片的實踐推手。 台積電是泰瑞達最大客戶在2020年佔泰瑞達營收15%，2018、2019佔比略低於10%，也是台積電最重要的測試設備廠商，在台積電與競爭對手差距持續拉大的狀況下，半導體測試業務成長可期。 另一方面工業自動化業務過去3年平均年成長36%，主要受惠工業自動化近年3成左右的年成長率。 工業自動化在疫情遲遲未能完全解決的狀況下，可能導入的更快，另一方面也要觀察，台積電資本支有沒出現不如預期的情況。 不過整體而言，泰瑞達的半導體測試與工業自動化業務成長趨勢較明確，未來營運表現值得期待。 在半導體測試中，泰瑞達的設備主要進行兩種半導體製程，一種是裸晶測試（CP, Chip Probe），也就是晶片封裝前的測試，CP會把製造失敗的裸晶（Die）從已製造好但還沒切割的晶圓片上挑出來，可以減少後續封裝和測試的成本。
這些封裝好的「晶片」在使用的時候，就要再連接到印刷電路板（PCB，Printed Circuit Board）上。 目前還不清楚SIA為什麼現在才對這些問題發出警報，但該機構4月發布這些簡報後，已敲響成員公司和美國政府內部的警鈴。 彭博資訊引述SIA於4月向成員提出的簡報報導，華為去年開始投入晶片生產，至少已經收購兩家現有工廠，並正在建造至少另外三座。
半導體測試: NXP 全球營運執行副總 David Reed
近年來由於SOC的興起加上IC頻率及複雜度的提高，都使得設備廠商推陳出新，以高品質高附加價值的設備來搶佔市場，如表二便以國內整體市佔率最高的Advantest為例說明各種型號測試設備的功能。 在消費性IC與記憶體供過於求，需求滑落的情況下，也連帶影響IC封測需求，在在皆不利於2023年半導體產業整體營運。 隨著半導體市場進入庫存調整黑暗期，2023年上半景氣落底已是確定態勢，目前來看，中國已逐步解封，若接下來俄烏大戰能停火，待庫存去化告一段落，需求應可逐季爬升，未來展望樂觀，預期台灣半導體產業2023年仍能維持正成長。 然地緣政治影響也將持續籠罩2023年半導體產業，全球各國大力扶植本土半導體製造產業及加強與海外半導體廠合作，企圖改變版圖分布並強佔戰略物資的制高點，可預見台廠IC設計與晶圓代工業者在中國大陸市場的業務將受到更多限制，也會影響台廠全球布局規劃。
而台灣封測業龍頭日月光也有十分亮眼的股價表現，市場認為在封測技術這端有望受益於紓解台積電先進封裝的產能，未來針對先進封裝技術也有很大的想像空間，目前已經有與聯發科（ 2454-TW ）、博通（Broadcom, AVGO-US）等國際企業成立先進封裝技術合作平台。 近期市場媒體最熱門的話題不外乎就是「AI」帶來的大熱潮了，AI可以說是今年股市的「救世主」，從一開始最直接相關的 Nvidia 一路飆漲，市場也開始尋找與AI相關的供應鏈及潛力股。 從 6 月最新的台積電（ 2330-TW ）股東會中，可以發現董事長劉德音先生一再提到「先進封裝」這項技術與AI的相關性，究竟先進封裝這項技術跟傳統封測廠之間有甚麼差異？ NI 提供豐富的工程與硬體專業服務和方案，旨在滿足半導體測試應用的重要運作需求，同時協助您大幅提升效率、優化測試器效能以及達到更長的使用壽命。 每次部署 STS 時，NI 會與您共同找出最符合應用需求的服務等級，確保您實現長期成功。 早期的半導體公司多半是 IDM 廠商，但隨著 IC 晶片的設計和製作越來越複雜，要單獨從上游到下游全包的難度與費用也越來越高。
半導體測試: Gartner：2023 年 AI 半導體營收達 1.7 兆元，2027 年更將成長翻倍
台灣擁有全球最完整的半導體產業聚落及專業分工，IC設計公司在產品設計完成後，委由專業晶圓代工廠或IDM廠（整合型半導體廠，從IC設計、製造、封裝、測試到最終銷售都一手包辦）製作成晶圓半成品，經由前段測試，再轉給專業封裝廠進行切割及封裝，最後由專業測試廠進行後段測試，測試後之成品則經由銷售管道售予系統廠商裝配生產成為系統產品。 然而現在市場認為成長率最高的AI相關議題其實是需要最先進的封裝技術，其中台積電自己就是技術領先者。 台積電從 CoWoS、InFO，到 SoIC，已經累積豐富的先進封裝經驗，可以提供一條龍式 IC製造模式，鎖定最高階的 HPC、AI 運算晶片、高階智慧型手機相關產品，因此與下游的封測廠形成既合作又相互競爭的關係。
根據市場研究及調查機構 Gartner 半導體測試2023 的最新預測指出，2023 年全球用於人工智慧 (AI) 的半導體營收預計將較 2022 年成長 20.9%，達到 534 億美元（約新台幣 1.7 兆元）。 MiR（Mobile Industrial Robots）成立於2013年，主要生產工業用移動機器人，產品主要是無軌自動搬運車，透過自動導航技術從點到點搬運原物料，這項產品目前廠商眾多，競爭激烈，沒有明顯領先者，MiR累計已銷售3,000多台工業用移動機器人，MiR的無軌搬運車最大負重可達1噸。 「5G 絕對是推力之一。」黃嘉能說，5G 現在只是剛剛開始，但 5G 帶動萬物聯網的需求，會讓晶片需求增加，市場變大，占整個市場一大半比率的中低階晶片需求自然大增。 「日月光會重演當年『銅線戰爭』的成功模式。」業界人士觀察日月光的布局，過去電子產品打線是以黃金作主要材料，黃金質地軟，容易加工，但當時日月光早已悄悄布局銅打線製程，「有一年，金價大漲，接一樣的訂單，日月光獲利是對手的數倍，這一役讓日月光站上封裝龍頭」。 「矽品之前就為蘋果專門設了一條晶圓級封裝產線，但幾乎從沒填滿過。」業界人士透露，封裝廠早看到先進封裝的潛力，封測廠內部已從勞力密集的生產線，變成穿著無塵衣，遍布自動化設備的高科技廠房。
半導體測試: IC 設計是什麼？半導體產業鍊有哪些？IC 設計、IC 製造、IC 封測全解析！
統一投顧認為，整體半導體庫存調整周期延長，產業動能轉強恐要到明年第4季，因此可趁拉回時機找尋中長線較具價值的股票；統一亞洲半導體ETN（020025）指數成分股包含台日韓主要AI半導體大廠，是市場上少見不用開複委託即可一次投資日韓主要晶片龍頭的指數商品。 摩根士丹利（大摩）的分析師在日前的報告估計，在2023年台積電6%的營收將來自AI相關半導體。 大摩的團隊還預計，輝達未來五年內在這個領域的複合年成長率將達到50%，且輝達的前景指引「是（台積電）近期股價的催化劑」。 Gartner 進一步指出，支持成本效益執行 AI 工作的高效和優化設計的需求，將導致自定義設計的 AI 晶片部署量的增加。 對許多組織來說，大規模部署客製化 AI 晶片將取代當前主要的晶片架構，以進一步用於各種採用生成式 AI 技術的 AI 應用工作。 Gartner 表示，接下來 AI 半導體營收預估將持續保持兩位數成長，其中 2024 年將成長 25.6%，達到 671 億美元（約新台幣 2.12 兆元），到 2027 年，AI 晶片營收預計將比 2023 年的市場規模增長一倍以上，達到 1,194 億美元（約新台幣 3.79 兆元）。
對於功率元件來說，要進行截面的樣品製備並觀察缺陷的外貌，主要有兩種方式：一是聚焦離子束（Focused Ion Beam, FIB），另一種則是穿透式電子顯微鏡（Transmission Electron Microscopy, TEM），兩者的差別主要在於解析度差異，FIB 可觀察燒熔、製程異常、外來物等較明顯可見的異狀，而 TEM 則可以觀察晶格缺陷。 在第三類半導體的材料中，可能存在差排的晶格缺陷，若執行 FIB 後未見明顯異常，可再轉做 TEM 觀察。 功率元件由於結構簡單，電性參數項目固定，市場上已有單一儀器可進行量測，電性參數在規格書定義得十分清楚，只要依照規格書的項目，便可逐一萃取各個項目值。 首先電性參數需要量測，以 600V 的 MOSFET 為例，電性參數與說明如圖四；了解電性參數的定義後，即可在某參數異常時，推測是哪一結構出現問題，擬定物性故障分析方案。 均豪精密工業技術副理Shang-Chih Lin（圖16）指出，在採用先進技術的晶片中，定位和診斷故障（Faults）和失效（Failures）變得越來越困難。
半導體測試: 半導體測試ATE介紹
SEMI國際標準和EHS資深總監James Amano（圖12）表示，SEMI標準最初是聚焦在半導體製造的矽晶圓計量標準，但近年已擴大範圍到由其他材料製成的基板（Substrate）與化合物半導體、3D-IC、PV等其他應用的計量標準。 此外，包括元件計量、計量自動化，以及虛擬計量和數位孿生（Digital Twin）等標準化工作，也都持續進行中。 另一個值得注意的是，AI與機器學習技術也將在5G和AI晶片測試的過程中扮演極為重要的角色。
- 半導體測試和製造流程技術可降低您的測試成本，以全面克服研發和生產過程中的測試挑戰。
- 綜上所述不難看出，先進製程晶片的開發與生產，除了要仰賴EUV微影與各式先進封裝製程技術的突破外，半導體測試、檢測與計量等技術亦是不可忽略的環節，如此才能打造高良率、高可靠度且安全無虞的創新產品。
- 行政院政委兼國科會主委吳政忠認為，臺灣應該把握半導體製造、封測優勢，強化IC設計，健全整體半導體產業。
- 二線晶圓代工部分，晶圓代工成熟製程再掀降價潮，晶片市場仍有高庫存待去化，即便報價修正，仍無法拉高IC設計廠增加投片量的意願，導致晶圓代工成熟製程呈現產能利用率與報價「雙降」，2023年第一季有部分廠商晶圓代工廠成熟製程產能利用率面臨五成保衛戰、甚至陷入部分產品線開始虧損的壓力。
- 泰瑞達在1960由Alex d’Arbeloff 及Nick DeWolf兩位美國麻省理工學生創立，1950年代半導體產業才剛走出實驗室，泰瑞達是第一批專為半導體產品設計測試設備的廠商，2019年全球市佔率排第二，截至2019年底，泰瑞達旗下員工約5400人。
- 針對半導體的對華出口限制，拜登政府計劃鎖定為與尖端軍用産品開發直接相關的最尖端領域。
- 力成執行長謝永達說，這座廠將於 2021 年第 1 季完工，2022 年開始試產。
- 這使得5G不只是射頻技術的改朝換代，後端的其他基礎建設系統也要一併升級。
中華精測資深研發經理黃振權（圖6）則指出，要進行OTA測試，測試治具是不可或缺的一環。 半導體測試 為協助客戶實現OTA量測，該公司已發展出一套5G毫米波的測試治具方案。 Kutchuk認為，系統層級測試需要大量知識、經驗，以及可以溝通與整合各個產品階段的工具。
半導體測試: Nvidia AI 晶片需求旺 季報亮眼盤後股價漲逾6%
儘管6月的報導指稱美國正考慮限制輝達的晶片出口至中國大陸，但大陸的半導體股票24日同樣受惠於輝達的財報與財測而上揚，華虹半導體盤中漲2.86%，中芯國際盤中走高逾4%。 更廣泛半導體業的其他股票也上漲，其中南韓記憶體晶片製造商SK海力士24日收漲4.22%，盤中一度飆升逾6%。 在晶片製造商輝達（Nvidia）公布優於預期的上季財報並且發布本季樂觀指引後，亞洲半導體相關股票24日齊步飆漲。
- 工研院量測中心組長傅尉恩（圖15）指出，在先進製程中，大約有70%製程步驟會跟檢測與計量有關。
- 目前的 IC封測技術可以說是非常多元，由於晶片愈來愈微縮，也因此衍生出各式新興的封測技術，以下我們先以最簡單的方式將IC封測流程簡化為三大步驟，詳細的技術內容則仍有細節上的差異。
- SEMI預估封裝設備預估今年成長幅度超過50%，達60億美元，主要受惠先進封裝和打線封裝產能大幅擴充。
為台積電購併減少DRAM生產後也增加了邏輯測試業務，因而產生了記憶體IC比重降低的情形。 IC封裝是將加工完成的晶圓，經切割過後的晶粒，以塑膠、陶瓷或金屬包覆，保護晶粒以免受汙染且易於裝配，並達成晶片與電子系統的電性連接與散熱效果。 另一則為IC成品測試，主要在測試IC功能、電性與散熱是否正常，以確保品質。 台灣IC封裝與測試產業，穩坐全球之冠，隨著IoT應用興起，台灣IC封裝與測試業者持續布局高階封裝與異質整合技術，拉大與競爭業者之差距。 除了半導體測試，也提供國防航空（主要是軍機）、儲存設備、電路板等領域的系統測試產品，進入無線通訊時代後，跨足無線訊號測試軟硬體設備，2015年開始再度開拓新領域，進軍工業自動化，像機器人手臂，搬運機器人和機器人控制軟體等。
半導體測試: 美國延長韓台對華半導體出口豁免顯拜登微妙處境
當然，IC 封測廠商在進行「晶片測試」和「晶片封裝」時，也會用到「晶片測試設備」和「晶片封裝設備」，以及封裝時還會用到各種「晶片封裝材料」，像是：IC 載版、導線架、錫球、金線，以及封裝膠、封裝外殼等模封材料。 當成功把設計圖上的電路，弄到晶圓上形成 IC 後，接著就是要「測試」和「封裝」。 也就是要測試這些 IC 能不能用，然後把晶圓上的 IC 切下來變成一片一片的裸晶/晶粒，因為這些裸晶很脆弱，如果 IC 經過測試後是能用的，就要用外殼把它包起來保護好，也就是封裝，成為最終的成品「晶片」。 半導體測試 IC 晶片的生產過程，簡單來說就是把設計好的電路圖，轉移到半導體（Semiconductor）做成的晶圓（Wafer）上，經過一連串的程序後，在晶圓表面上形成積體電路（IC，Integrated Circuit），再切割成一片一片的裸晶/晶粒（Die），最後把這些裸晶／晶粒用外殼包起來保護好，形成最終的晶片（Chip）。 SEMI預估封裝設備預估今年成長幅度超過50%，達60億美元，主要受惠先進封裝和打線封裝產能大幅擴充。
針對採用藍芽 LE、NB-IoT、Wi-Fi 或 ZigBee 等通訊標準，且以微控制器為架構的物聯網裝置，STS 提供了靈活的生產測試平台，不但能向上擴充規模，滿足逐漸提高的生產量，也能向下縮減規模以因應緊縮的預算。 另外，有些 ic設計廠商，也會把設計的某些環節外包給「ic設計服務公司」（IC Design Service）。 「ic設計服務公司」與「ic設計公司」最大的不同，就在於「ic設計服務公司」沒有屬於自己的晶片產品，也沒有晶圓廠，只為 ic設計公司提供部分流程的代工服務，解決晶片設計開發時遇到的問題，也就是 ic設計的外包公司，又稱為 「沒有晶片的公司」（Chipless）。 「晶片」是用來處理資訊的完整電路系統，在製造晶片之前，總得先知道要製造什麼晶片吧？ 因此工程師必須根據需求，先規劃好晶片需要具備的功能，以及這些功能要分佈在晶片上的哪些區域，再使用「硬體描述語言」（HDL，Hardware Description Language）把晶片功能描寫成程式碼，接著經由「電子設計自動化」（EDA，Electronic Design Automation）工具，讓電腦把程式碼轉換成電路圖。 看好商機，中國江蘇長電也大力投資先進封裝技術；此外，鴻海也藉由投資訊芯，跨入系統級封裝市場反攻。
半導體測試: 相關新聞
因此，生產晶片的 IC 製造廠一般又分為 2 大宗：「晶圓代工」和「記憶體製造」。 既然有各種不同功能類型的晶片，這些晶片的設計 Know How 當然也不會相同，因此「 IC 設計公司」也根據設計的 IC 產品類別不同，分為：記憶體 IC、微元件 IC、邏輯 IC、類比 IC 這 4 大類，如上表的股感小科普所述。 半導體測試和製造流程技術可降低您的測試成本，以全面克服研發和生產過程中的測試挑戰。 是德科技提供統包式矽光子測試解決方案，以克服這些技術挑戰，讓業者能夠成功實現當今和未來的矽光晶圓製造流程。
根據 Yole 的預測，從 2021 至 2027 年間，全球各類 EV 市場的平均年複合成長率（CAGR）可達 21%，而在電動車的零件組成中，功率元件諸如 DC-DC 轉換器、車載充電器、逆變器等應用水漲船高，儘管目前這些功率元件的產值，仍與成熟 IC 元件相差許多，但 CAGR 預期至 2027 年皆有雙位數的成長。 以 SiC module 為例，到了 2027 年，其產值可達 44 億美元，CAGR 為 38%（圖一），因此功率元件是未來各半導體產業鏈的發展重心之一。 科磊（KLA）客戶締結（Customer Engagement）副總裁 Mark Shirey（圖13）剖析，2020年至2030年，半導體製程控制的創新將聚焦在檢測、計量和資料分析，而要驅動檢測和計量技術創新，可從訊號、速度和雜訊等三方面著手。 訊號方面可利用多重光學技術來進行檢測，如採用成像（Imaging）或散射測量（Scatterometry）進行疊對量測（Overlay Metrology）；速度方面則與光源功率、光束品質、平行掃描、資料處理相關；雜訊方面則可藉由深度學習技術來找出缺陷所在。 隨著IC多腳化以及結合邏輯、記憶體甚至是類比電路的SOC的發展，傳統的DIP、SOP、QFP的封裝方式以無法滿足晶片複雜的需要了，而根據ETP2000年預測指出高腳數的CSP、BGA、PGA在2001年起將超過封裝產業營收之50%以上，如表七，自然而然的測試產業也就必須往高階測試方向以發展培植未來競爭力。 然而高階的測試機台往往所費不貲動輒上億元，如果沒有對於景氣與電子產業趨勢做出正確的判斷將導致大額資本支出的浪費甚至影響公司的存續。
半導體測試: 製造部副課長(宜蘭廠)
其中 IC封測就是整個半導體製造過程中最後的階段，主要目的確保 IC成品的良率，對其進行測試、包裝保護。 STS 是一款既有 ATE 解決方案，適用於 RF、混合式訊號、MEMS 半導體裝置，具最佳化產能又可降低成本。 STS 可用於量產測試單元，支援機械臂、處置器與晶圓探針器、並具備標準彈簧針腳配置，支援可高度轉移的測試程式及轉接板。 STS 可提供一致的軟體工具集，能快速且有效地開發、除錯、部署測試程式。 為組成一套完整的解決方案，NI 也提供了全方位的工程服務、啟動服務、教育訓練與支援。
●高溫環境：SiC和GaN能夠在高溫環境下穩定運行，因此適用於航空太空、高溫工業加工等需要在高溫環境中操作的應用。 ●能源轉換與儲存：SiC和GaN半導體在能源轉換具有很高效率，特別是在太陽能逆變器、電動車充電器以及工業變頻器等高效率轉換應用。 每一層都會經過複雜且精確的材料沉積、光阻塗佈、平版印刷、刻蝕，以及在去除光阻之後植入離子的流程。 除了5G晶片測試挑戰重重，AI晶片的測試也有不少關卡亟待克服，以便達到更大的測試覆蓋率與更快的產品上市時程要求。 目前OSAT廠已開始在實驗室中建立OTA Chamber，以矽品為例，已建立可用於高達40GHz高頻毫米波測試的Chamber，並已著手展開E-Band（最高至90GHz）的擴充工作。 這樣一來就可以想像，「封裝」是把「裸晶」放在「IC 載版」或「導線架」上後，包成「晶片」，而「晶片」使用時又會再連接到「PCB」。
半導體測試: 製造商必備的半導體測試設備
對前瞻新設計和製程技術快速除錯，以及快速分析現場回報，已變得非常重要，這對於在當今競爭激烈的市場中取得成功都是必需的。 國家儀器（NI）股份有限公司半導體系統研發總監Joel Sumner（圖8）則強調，現今半導體尺寸愈來愈小但複雜度愈來愈高，而測試在開發過程中所占的時間比例相對有限，因此須利用自動化測試平台加快測試速度與覆蓋範圍，並藉由標準化來提高重用性，從而加速從研發到量產的速度，縮短產品上市時程。 方柏翔表示，高頻測試治具須使用低介質常數（Dk）與低介電損失（Df）材料進行設計，並且盡可能保持mmWave傳送路徑愈短愈好。 不過，通常治具的Dk和Df值特性，會隨著頻率和供應商所使用的製程而所有改變。 因此在設計測試治具時，準確的Dk和Df值非常重要，如此才能在去除測試儀本身特性後，獲得正確量測結果。
而RFIC為無線通訊領域中所不可或缺的一環，連帶的使得RFIC測試為去年營收成長最快的測試領域，國內不僅出現了專業的RFIC測試廠如宇通全球科技，原本從事邏輯測試的廠商如華鴻、宏宇也加入了RFIC測試的行列，未來前景頗為樂觀。 展望全球半導體封裝和測試設備市場，SEMI產業研究總監曾瑞榆預估今年測試設備市場可望年成長26%達76億美元，預估明年可超過80億美元；自動測試設備市場規模成長，主要是晶片數量增加、晶片製造複雜度提高，晶片測試時間也跟著拉長，5G和高效能運算應用帶動系統單晶片（SoC）和記憶體晶片測試需求。 NVIDIA預估第3季營收可達160億美元，遠優於分析師預估的126億美元，打破市場質疑，讓AI的未來更具確定性，使8月以來表現回檔的科技股一掃陰霾。 因此，為了讓未來晶片的性能繼續提升，價格持續降低，台積電等半導體廠早已研發晶圓級先進封裝；因為，如果整顆 IC 都用最先進的製程製造不划算，新的方法是，只有晶片最重要的部分用最先進製程製造，其他次要功能，像電源管理、天線元件，則沿用舊的製程，透過封裝技術，整合成一顆晶片。 英特爾表示，在晶片的生產過程中，在封裝測試階段除了許多供應商所供應的設備之外，還有許多獨特的設備必須由 SIMS 工廠來研發生產。
半導體測試: 研發工程師
在消費電子市場方面，Gartner 估計，到 2023 年底，用於設備的 AI 應用處理器價值將達到 12 億美元（約新台幣 380 億元），相較於 2022 年的 5.58 億美元（約新台幣 177 億元）呈現翻倍的成長。 混和訊號的IC即是整合數位與類比的IC，早期這兩類IC，有不同的IC設計公司與測試設備公司，但實際上大部分的3C產品都會包含這兩類IC，因此數位與類比IC設計公司走向整併，也開發整合這兩類IC的混和訊號IC，混和訊號的測試需求也就應運而生。 未來幾年，封測產業將是一場晶圓廠、封測廠和系統廠的跨界大亂鬥，各種新材料、新設備需求將出現，台灣廠商也有機會搶先卡位。 這是台灣在半導體下一個 10 年不能錯過的大趨勢，也蘊藏許多投資機會。
IC通路業僅負責IC買賣銷售，不涉及生產製造，係向上游半導體設計廠或製造廠採購，提供給下游電子產業製造商所需之相關零件或材料。 優傲（Universal Robots）是機器人手臂的全球龍頭，大約在2008年與Rethink Robotics等同業售出歷史上第一批機器人手臂。 機器人手臂的特色是相較傳統流水線設備可程式化的空間更大，更容易因應各種產線調整。 2020年優傲的機器人手臂累計銷售超過五萬台，佔有全球50~60%的市佔率，年銷售額約2.5億美金。 根據優傲的研究，2020~2025年的協作機器人手臂的年成長率可達到30%左右。
歐美日的多家功率元件供應商在SiC和GaN領域都有相當積極的投資和發展，這顯示了他們對這些新興功率元件在電動車、能源轉換和基礎建設等領域的應用潛力的高度關注。 功率元件的結構雖然簡單，但樣品製備的難度卻高於 IC 製程，原因在於功率元件晶片表面有一層厚厚的鋁，遮擋了亮點的觀察，不過在初步的亮點定位上，我們可優先選擇使用 Thermal EMMI，利用其熱傳導的特性，先進行第一次定位，待定位完成後，若需要更精細的範圍，再選擇其它的定位工具。 晶圓凸塊主要應用於LCD驅動IC之封裝，南茂科技藉由晶圓凸塊服務，從上游到下游，提供客戶一貫化的解決方案。 半導體測試 應用材料（Applied Materials）應用發展工程師Tal Itzkovich（圖14）談到，隨著半導體電路圖案（Pattern）不斷微縮，隨機缺陷的影響愈來愈大，因此，可量化隨機效應的可靠性計量方法，對於在技術開發階段實現製程優化，以及在HVM階段監控故障密度以保持良率，至關重要。 Shirey同時也強調，製程控制的關鍵在於源頭，因此要降低源頭的變異，並做好源頭的量測，例如做好原料的品質管控。 此外，如何將檢測和計量系統整合，透過資料分析與鏈結，提高良率和晶片效能，亦是重要的發展課題。
半導體測試: 產品和服務
該治具方案是以一個凹面反射器作為核心，將待測物或訊號源天線發射出來的球狀波反射成平面波，再由儀器的接收器或待測物的天線接受，藉此量測待測物的訊號收發性能。 此外，為避免干擾測試進行，測試治具也必須有良好的寧靜區（Quiet Zone）設計，如此才能取得良好的測試效果。 事實上，OTA Chamber雖然可以阻隔外部的干擾訊號，但放在Chamber裡面的待測物跟測試儀器，其實也是訊號發射源，如果治具端沒有妥善的對策，即便有Chamber，量測作業還是會受到干擾。 （圖5）愛德萬測試（Advantest）業務開發和策略副總裁Artun Kutchuk認為，系統級測試需要大量知識、經驗，以及可以溝通與整合各個產品階段的工具。
另外，前面有提到過，有些公司除了「沒有工廠」（Fabless）， 也「沒有自己的晶片產品」（Chipless），也就是 ic設計服務公司。 我們看到的晶片都超小一個，但電路設計圖很大一張，所以要透過光學原理，利用「光罩」和「紫外光」把電路縮小、轉印到晶圓上。 這整個流程如果每個環節都自己來，是很費時費力的，所以有些 ic設計廠商，只把完整的「功能單元」（Function Unit）或「區塊」（Block）設計好，而不把晶片做出來，以授權的方式販賣給他人使用，使用者只要支付「授權費」（License Fee）就可以使用這些設計圖。 也就是只賣設計圖或指令架構、不販售自己的晶片，稱為「矽智財 （SIP）供應商」，例如：ARM。 此外，新技術必須滿足晶圓製造測試系統的一般要求，例如：全自動測試功能、絕佳的可重測性，以及高系統可用性。 美國商務部旗下的工業和安全局（BIS）則表示正監測情況，必要時將採取行動；BIS已把數十家中國大陸企業列入黑名單，包括華為、福建晉華及鵬芯微等。
IC製造的流程是將晶圓廠所做好的晶圓，以光罩印上電路基本圖樣，再以氧化、擴散、CVD、蝕刻、離子植入等方法，將電路及電路上的元件，在晶圓上製作出來。 由於IC上的電路設計是層狀結構，因此還要經過多次的光罩投入、圖形製作、形成線路與元件等重複程序，才能製作出完整的積體電路。 另外，隨著企業中針對 AI 工作使用的使用成熟，更多的產業和 IT 組織將進行部署包含 AI 晶片的系統。
