它是一系列照相和化學處理步驟，在其中電子電路逐漸形成在使用純半導體材料製作的晶片上。 從一開始晶圓加工，到晶片封裝測試，直到出貨，通常需要6到8周，並且是在晶圓廠內完成。 半導體中的電子所具有的能量被限制在基態與自由電子之間的幾個能帶裡，在能帶內部電子能量處於準連續狀態，而能帶之間則有帶隙相隔開，電子不能處於帶隙內。
本次展覽亮點產品之一「Memosens 2.0數位式水質感測器」即可讓液體分析更輕鬆且安全。 異質整合廣義來說，就是將兩種不同的晶片透過封裝、3D 堆疊技術整合再一起，如邏輯晶片 + 記憶體、光電 + 電子元件等。 至於 GaN-on-SiC 的關鍵材料 SiC 基板，製程更是繁雜、困難，過程需要長晶、切割、研磨。 生產 SiC 的單晶晶棒比 Si 晶棒困難，時間也更久，Si 長晶約 3 天就能製出高度 200 公分的晶棒，但 SiC 需要 7 天才能長出 2 到 5 公分的晶球，加上 SiC 材質硬又脆，切割、研磨難度更高。 寬能隙半導體中的「能隙」（Energy gap），如果用最白話的方式說明，代表著「一個能量的差距」，意即讓一個半導體「從絕緣到導電所需的最低能量」。 电子传导的方式与铜线中电流的流动类似，即在电场作用下高度电离的原子将多余的电子向着负离子化程度比较低的方向传递。
半導體製程: 半導體製造流程
當 ic設計完成後，就要進入生產階段，也就是 IC 製造，這個階段正是產業半導體產業鏈的中游段。 而 IC 製造簡單來說，就是「晶圓代工廠」要「把設計好的電路圖，實際轉移到半導體晶圓上」。 在這關鍵的背景下，穿透式電子顯微鏡技術嶄露頭角，提供高解析度的缺陷資訊。 穿透式電子顯微鏡的樣品製備流程複雜，通常需要依賴FIB定點切割，再加上其有限的觀察視野，對晶體缺陷的研究受到極大的限制。 特別是在第三代半導體材料的磊晶製程中，差排等缺陷將沿著磊晶方向延伸至表面，因此迫切需要一種非破壞性的表面缺陷分析技術，以滿足元件開發的需求。 除了藉由摻雜的過程永久改變電性外，半導體亦可因為施加於其上的電場改變而動態地變化。
電洞导电则是指在正离子化的材料中，原子核外由于电子缺失形成的「空穴」，在电场作用下，空穴被少数的电子补入而造成空穴移动所形成的电流（一般称为正电流）。 最初半導體材料採用的是鍺(Ge)，之後因矽的含量多、熔點較高和操作溫度範圍大而取而代之。 純矽又稱為本質矽(intrinsic silicon)且不會導電，反之，有經過參雜加入參質(dopant)可提升導電率，稱為外質矽(extrinsic silicon)。 VA (N, P, As, Sb, Bi)：用於參雜半導體材料(主要是P, As)，增加電子數產生Ｎ型半導體。 數位積體電路 (Digital IC) 的設計可以分為系統設計、邏輯設計、實體設計三大部分，實體設計完成後會得到光罩圖形，光罩製作完成後再送進晶圓廠製作晶片 (Chip)，最後再送進封裝與測試廠，經過封裝與測試就成為可以銷售的積體電路 (IC) 。
半導體製程: 半导体行业网站
在SEMICON Taiwan 2023國際半導體展會期間，攤位現場有多位專業人員進行說明及展示工業儀錶，歡迎各界參觀體驗。 Memosens 2.0內建晶片就像一顆超強大腦，能夠儲存工作時間、最高及最低測量溫度、測值、校正歷史及負載矩陣等資訊，這些訊息有助於判斷趨勢並進行預測性維護，因為pH電極屬耗材性產品。 由於將重要電極校正資訊儲存於感測器中，因此可以在實驗室中進行電極校正，進而有效縮短現場作業時間，增加工作安全性。 目前是不可能的，因為這必須要大量購買 ASML 的 EUV 影曝光設備，但是目前該款影曝光設備對中芯國際全面禁售，因此目前麒麟 9000S 就是中芯國際在未來 5~10 年能達到的最好製程技術。 「智慧半導體及永續製造學院」，以人工智慧與大數據運算為培育平台，並整合半導體及永續製造產業供應體系之架構，開設「晶片設計學位學程」、「半導體製程學位學程」、「半導體封測學位學程」、「關鍵材料學位學程」、「智能與永續製造學位學程」等專業領域之學位學程。 建立創新的治理機制，成為尖端研發創新人才培育基地，延攬全球一流學者專家，吸引優秀研究生，進行前瞻性專業教育，企業與學院研發人員交流與進駐。
- 和本徵半導體的價電子比起來，施體電子躍遷至導帶所需的能量較低，比較容易在半導體材料的晶格中移動，產生電流。
- 先前在半導體介紹中提到，電晶體上的閘極寬度代表半導體製程的進步程度，稱「閘極線寬」，當線寬越小，表示同樣面積下，電晶體密度越高，效能也就越好。
- 它是一系列照相和化學處理步驟，在其中電子電路逐漸形成在使用純半導體材料製作的晶片上。
- 一個半導體材料有可能先後摻雜施體與受體，而如何決定此外質半導體為n型或p型必須視摻雜後的半導體中，受體帶來的電洞濃度較高或是施體帶來的電子濃度較高，亦即何者為此外質半導體的多數載流子（majority carrier）。
- 半導體在某個溫度範圍內，隨溫度升高而增加電荷載子的濃度，使得電導率上升、電阻率下降；在絕對零度時，成為絕緣體。
- 純矽又稱為本質矽(intrinsic silicon)且不會導電，反之，有經過參雜加入參質(dopant)可提升導電率，稱為外質矽(extrinsic silicon)。
- 相對地，如果某種材料的導帶底部和價帶頂端有相同的k值，這種材料稱為直接能帶材料（direct bandgap material），最常見的例子是砷化鎵。
像是：英特爾（Intel）、德州儀器（Texas Instruments）、三星（Samsung）。 而整個 半導體 IC 產業鏈，主要就分成：上游-IC 設計、中游-IC 製造、下游-IC 封測。 而根據半導體公司的營運範圍，大致可分成 3 種商業模式：IDM、Foundry、Fabless ，下面簡單為你介紹。 然後像照片一樣，在濺鍍好薄膜的晶圓表面上，再塗上一層稱為「光阻」的感光層，接著透過「紫外光」和「凸透鏡」把光罩上的電路圖縮小、轉印到晶圓表面的光阻上。
半導體製程: 半導體材料的製造
這樣一來就可以想像，「封裝」是把「裸晶」放在「IC 載版」或「導線架」上後，包成「晶片」，而「晶片」使用時又會再連接到「PCB」。 那麼 IC 的連接就分成 2 段：「IC & IC 載版」的連接、「IC 載版 & PCB」的連接。 此區採用黃光螢光燈管照明，因為光阻對紫外光和日光敏感，有光阻塗布/顯影機(coater/developer track)，且必須保持極度乾淨以免微粒吸附上光阻。
電子和電洞的等效質量不相等，這也造成了兩者的遷移率不同，進而讓「N-通道」和「P-通道」的金屬氧化物半導體場效電晶體導電性不同。 在絕對零度時，材料內電子的最高能量即為費米能階，當溫度高於絕對零度時，費米能階為所有能階中，被電子占據機率等於0.5的能階。 半導體材料內電子能量分布為溫度的函數也使其導電特性受到溫度很大的影響，當溫度很低時，可以跳到導電帶的電子較少，因此導電性也會變得較差。 半導體製程 一般半導體材料的能隙約為1至3電子伏特，介於導體和絕緣體之間。
半導體製程: 封裝製程
半導體製造產線裡的工人被要求穿著無塵衣來保護元件不被人類污染。 半導體製程為 矽晶柱切割成晶圓→薄膜沉積→塗上光阻劑→微影成像→顯影→蝕刻→移除光阻→切割封裝成晶片。 所有Memosens 2.0防爆型傳感器都有獨立的防爆認證，可靈活搭配Endress+Hauser防爆型儀表，最高可符合TÜV 半導體製程2023 SIL2安全等級認證。
「沒有工廠」的 ic設計公司，只負責晶片的電路設計和銷售，將生產、測試、封裝等環節外包。 像是：聯發科、高通（Qualcomm）、博通（Broadcom）。 拿到晶圓後，要先在晶圓表面鍍上一層金屬薄膜，那層薄膜的材料就稱為「靶材」（Target），而這層薄膜最終會形成電路。
半導體製程: 封裝
封裝的材料主要可分為塑膠（plastic）、陶瓷（ceramic）和金屬三種，封裝材質要注意散熱和絕緣能力，目前商業應用以塑膠封裝為主。 我們看到的晶片都超小一個，但電路設計圖很大一張，所以要透過光學原理，利用「光罩」和「紫外光」把電路縮小、轉印到晶圓上。 首先，把設計圖轉移到晶圓上的 IC 製造過程大致分成 6 個階段，依序為：晶圓、靶材濺鍍、塗佈光阻、光罩微影、蝕刻、去除光阻，如下表。 除此之外， ic設計產業中，工程師在設計 IC 時，除了 ic設計本身，還會使用到像是 EDA 這樣的「ic設計工具」，也是半導體產業鏈上游 ic設計的一環。 封裝過的晶片會再加以測試以確保它們在封裝過程中沒被損壞，以及裸晶至針腳上的連接作業有正確地被完成，接著就會使用雷射在封裝外殼上刻蝕出晶片名稱和編號。
這些相對論性的新型半導體材料或可引領下一代電腦晶片、能源裝置的研發。 「晶片」是用來處理資訊的完整電路系統，在製造晶片之前，總得先知道要製造什麼晶片吧？ 這種過程是製造發光二極體以及半導體雷射的基礎，在商業應用上都有舉足輕重的地位。 而相反地，半導體也可以吸收光子，透過光電效應而激發出在價帶的電子，產生電訊號。 這即是光探测器的來源，在光纖通訊或是太陽能電池的領域是最重要的元件，也是相機中CMOS Image Sensor主要的運作原理。
半導體製程: ➡️ STEP10. 封裝
負雕像是用負光阻，負光阻原本無鍵結，照光後才會產生鍵結，形成的圖案會和標線版上的相反。 化學氣相沈積是藉由氣體混合物之化學反應在晶圓表面上沈積固態薄膜，效果比物理氣相沈積好，有較高深寬比。 鋁金屬化(aluminum metallization)是沈積鋁金屬固態薄膜在蝕刻出寬度、間距。 臨界層(critical layers)的線寬就是臨界尺寸，對污染、電遷移敏感。
- 在利潤增長的推動下，在1960年代半導體元件生產遍及德克薩斯州和加州乃至全世界，比如愛爾蘭、以色列、日本、台灣、韓國和新加坡，現今已成為全球產業。
- 半導體製造，也就是一般所稱的晶圓加工（Wafer Fabrication），是資金與技術最為密集之處。
- 然後像照片一樣，在濺鍍好薄膜的晶圓表面上，再塗上一層稱為「光阻」的感光層，接著透過「紫外光」和「凸透鏡」把光罩上的電路圖縮小、轉印到晶圓表面的光阻上。
- 第三代半導體在高頻狀態下仍可以維持優異的效能和穩定度，同時擁有開關速度快、尺寸小、散熱迅速等特性，當晶片面積大幅減少後，有助於簡化周邊電路設計，進而減少模組及冷卻系統的體積。
- 至於 GaN-on-SiC 的關鍵材料 SiC 基板，製程更是繁雜、困難，過程需要長晶、切割、研磨。
- 在[學]]中，k-向量即為粒子的動量，不同的材料會有不同的能量-動量關係（E-k relationship）。
- 不是，中芯國際在 2021 年就幫國產某礦機出貨 7nm 晶片，這次幫華為是同一個世代 （N+2） 的製程技術。
- 乾、濕氧化都會消耗原本的矽，消耗的厚度是二氧化矽層的45%左右。
這種原理使得僅有數十奈米大小的缺陷在屏幕上展現出強烈的對比，讓使用者能夠清晰地觀察材料內部微小的缺陷。 第三代半導體元件的製程不容小覷，多以磊晶方式堆疊，使得磊晶層之間以及磊晶層與基板之間存在顯著晶格常數差異。 為了達到高品質的磊晶，製程中必須精準控制應變，以降低表面差排密度。 然而，這個過程難免會有疏漏，因此在第三代半導體元件的研發過程中，準確定位差排等缺陷變得不可或缺，對於製程的優化至關重要。 第三代半導體（包括 SiC 基板）產業鏈依序為基板、磊晶、設計、製造、封裝，不論在材料、IC 設計及製造技術上，仍由國際 IDM 廠主導，代工生存空間小，目前台灣供應商主要集中在上游材料（基板、磊晶）與晶圓代工。
半導體製程: 應用
最主要的化合物半導體為III-V族，如砷化鎵(GaAs)，砷化鎵半導體的優點有電子移動速度快，縮減其寄生電容、降低訊號訊號失真、高電阻率、抗輻射能力佳，缺點為缺乏自然氧化層，因而限制MOS元件發展，且材質脆弱、含量少。 至於第二大類的化合物半導體為II-VI族，主要是碲化鎘(CdTe)，用於製作紅外線偵測系統，還有硒化鋅(ZnSe)，用於藍光LED。 若要使Ｐ型半導體和Ｎ型半導體達到相同導電率，Ｎ型參雜所需的濃度較低，因為移動電子所需的能量比移動電洞還小。 晶圓針測（Chip Probing）的目的是要對晶片做電性功能上的測試，使 IC 在進入封裝前，先過濾出電性功能不良的晶片，以避免因為不良品而增加製造成本上升。 半導體製程是被用於製造晶片，從一開始晶圓加工，到晶片封裝測試，直到出貨，這篇簡單介紹半導體製造的相關基本知識。
因此只要給予適當條件的能量激發，或是改變其能隙之間距，此材料就能導電。 於單一矽基板的構造，然而最早半導體材料是以鍺(Ge)為基板(substrate)，元件由獨立電線連接，再成長氧化層作為絕緣，分隔不同矽元件金屬導體。 電子封裝（electronic packaging），是指電子產品生產的過程中，將各種電子元件，依產品需要進行組裝、連接的製程。 在表面形成一層二氧化矽層等化學堆積流程，然後進行微影（Lithography）的製程，將光罩上的圖案移轉到晶圓上，接著利用蝕刻技術將電路圖製作出來。 早期的半導體公司多半是 IDM 廠商，但隨著 半導體製程2023 IC 晶片的設計和製作越來越複雜，要單獨從上游到下游全包的難度與費用也越來越高。 因此 1980 年代末期，半導體產業逐漸轉向專業分工模式，有些公司專門做設計，然後交由其他公司製造和封裝測試。
半導體製程: ➡️ STEP4. 晶圓 wafer 表面氧化
全球晶片製造產業中，我國在先進半導體製造技術有相當的領先地位。 本篇報告將會探討半導體製程技術的技術發展與各種技術分類說明，以及半導體工業之污染與廢棄物處理方法。 而且應該不難想像，製造晶片的 IC 製造廠，在把電路轉印到晶圓的過程中，會需要用到各式各樣的「IC 製造設備」；製程中還有一些重要的「IC 製造材料」，像是：基本材料「晶圓」、濺鍍在晶圓上作為電路的金屬薄膜「靶材」、轉印電路圖用的「光罩」，以及光阻等「化學品」。 這些「IC 半導體製程 製造設備」和「「IC 製造材料」」也都是中游-IC產業中的一環。 前面，我們已經跟你介紹了 IC 的種類，以及設計上的製程，接著來看看實際「製造」時的製程吧！
後來演變出固態電晶體(soild-state transistor)，與真空管有相同的電功能，優點有尺寸小、不需真空、穩定性高、重量輕以及耗損低。 半導體製程 之後，矽材料電晶體邁入商用化進程，逐漸取代真空管，其中第一個商用化的平面電晶體是由鋁製內連線層沉積於矽晶圓表面，以熱氧化法成長氧化層以作為鋁製導體之絕緣，如此使用金屬層與氧化層是平面化技術(planar tech)的關鍵。 第三代半導體是目前高科技領域最熱門的話題，在 5G、電動車、再生能源、工業 4.0 發展中扮演不可或缺的角色，即使常聽到這些消息，相信許多人對它仍一知半解，好比第三代半導體到底是什麼？ 對此，本系列專題將用最淺顯易懂、最全方位的角度，帶你了解這個足以影響科技產業未來的關鍵技術。
半導體製程: 半導體製程3階段
本節只針對熱成長說明，暫時不討論以沈積方式生成氧化層，下個部分會說明沈積的所有機制與作用。 上述製作外質矽的步驟，也就是雙井製作步驟(twin well process)可由以下n井形成步驟說明，第一步會在晶圓上長出一層磊晶層(epitaxial layer growth)，磊晶層是一層非常純淨的矽層，稍微參雜p型參質，可控制參雜濃度和形式。 第二步是初始氧化層成長(initial oxide growth)，將晶圓清洗、移除自然氧化層，放入攝氏一千度的爐管形成氧化層，以保護磊晶層，防止離子植入時對矽的傷害、控制參質參雜深度。 第三步是第一道光罩n井植入(1st mask n-well implant)。 第四步是n井離子植入，晶圓上有光阻塗蓋的地方可對離子植入做保護，高能正離子從光阻之窗口或開口穿透入磊晶層表面。
從 4 大類 IC 類別：記憶體 IC、微元件 IC、邏輯 IC、類比 IC 中，可以發現，微元件 IC、邏輯 IC、類比 IC 這 3 類主要功能在於資料處理和運算，而記憶體 IC 主要功能則在於資料儲存。 因此，生產晶片的 IC 製造廠一般又分為 2 大宗：「晶圓代工」和「記憶體製造」。 擎傑企業指出，Memosens 2.0技術目前除了pH產品外，也應用於ORP、電導度、水中溶氧等26款傳感器中。
半導體製程: IC 產品設計（IC Design）
在[學]]中，k-向量即為粒子的動量，不同的材料會有不同的能量-動量關係（E-k relationship）。 物理性蝕刻是用電漿提供正電子，用電場加速朝向晶圓表面撞及，產生異向性蝕刻。 化學性蝕刻是利用原子團在液態中和晶圓表面作用，產生等向性蝕刻。 成長氧化層其熱氧化溫度在700~1100 半導體製程 °C，長出的氧化層稱為熱氧化層(thermal oxide)或熱二氧化矽(thermal silicon dioxide, SiO2)，熱二氧化矽是介電材料，無法導電，熔點為1732°C。 在熱成長時會有幾層單層原生氧化層形成，甚至在25°C時此原生氧化層會增厚40Å，原生氧化物是不均勻的，且有雜質。 氧化層以成長(grow)或沉積(deposit)的方式生成，成長是將晶圓暴露在高溫、高純度的氧中反應，此高溫製程是在擴散區進行，氧化物是從矽導體長出且消耗部分的矽，故稱成長。
當電子在基態時，相當於此電子被束縛在原子核附近；而相反地，如果電子具備了自由電子所需要的能量，那麼就能完全離開此材料。 每個能帶都有數個相對應的量子態，而這些量子態中，能量較低的都已經被電子所填滿。 半導體和絕緣體在正常情況下，幾乎所有電子都在價電帶或是其下的量子態裡，因此沒有自由電子可供導電。 很多電子產品，如電腦、行動電話、數位錄音機的核心單元都是利用半導體的電導率變化來處理資訊。 常見的半導體材料有：第一代（另一種定義/說法：第一「類」）的矽、鍺，第二代（類）的砷化鎵、磷化銦，第三代（類）的氮化鎵、氧化鋅、氮化鋁、碳化矽等；而矽更是各種半導體材料中，在商業應用上最具有影響力的一種。 半導體產業在我國經濟的影響日益增加，在全球晶片產出佔比超過百分之六十，從晶片製造除了設備部分主要來自荷蘭，從上游的設計、材料到下游的製造、封測在台灣都已具備完善的產業鏈。
SiC 是由矽（Si）與碳（C）組成，結合力強，在熱量上、化學上、機械上皆安定，由於低耗損、高功率的特性，SiC 適合高壓、大電流的應用場景，例如電動車、電動車充電基礎設施、太陽能及離岸風電等綠能發電設備。 在半導體材料領域中，第一代半導體是「矽」（Si），第二代半導體是「砷化鎵」（GaAs），第三代半導體（又稱「寬能隙半導體」，WBG）則是「碳化矽」（SiC）和「氮化鎵」（GaN）。 半导体器件可以通过结构和材料上的设计达到控制电流传输的目的，并以此为基础构建各种处理不同信号的电路。 當只有三個價電子的三價元素如硼摻雜至矽半導體中時，硼扮演的即是受體的角色，摻雜了硼的矽半導體就是p型半導體。 反過來說，如果五價元素如磷摻雜至矽半導體時，磷扮演施體的角色，摻雜磷的矽半導體成為n型半導體。 半導體（德語：Halbleiter, 英語：Semiconductor, 法語：Semi-conducteur）是一种电导率在绝缘体至导体之间的物质或材料。
半導體製程: 晶片測試
電子傳導的方式與銅線中電流的流動類似，即在電場作用下高度電離的原子將多餘的電子向著負離子化程度比較低的方向傳遞。 電洞導電則是指在正離子化的材料中，原子核外由於電子缺失形成的「電洞」，在電場作用下，電洞被少數的電子補入而造成電洞移動所形成的電流（一般稱為正電流）。 現今的許多半導體裝置是由真空管演變而來，其中真空管發明中較具影響力的是由Lee De Forest所發明的三極真空管，它用來放大電訊號，含有兩個電極和一個簾柵極(grid)。
研磨晶圓背面使基板厚度降低，並貼上乙酸乙酯膠帶防止切割時產生移位，在沿切割線(scribe line)切割晶圓，分離每個晶粒，再將晶粒黏於封裝體內，並作金屬打線。 由於測試是半導體 IC 半導體製程 製程的最後一站，所以許多客戶將測試廠當作他們的成品倉庫，降低庫存管理等成本，同時減少不必要的搬運成本，這就是測試廠所提供的 Door to Door 服務，幫助客戶將測試完成品送至客戶指定的地方。 測試製程是於 IC 封裝後，測試產品的電性功能，以保證出廠的 IC 在功能上的完整性，並對已測試的產品，依其電性功能作分類（即分 Bin），作為 IC 不同等級產品的評價依據。 陶瓷封裝成本高，組裝不易自動化，反觀塑膠封裝的品質及技術不斷提升，因此已盡量避免使用陶瓷封裝，但陶瓷封裝有極佳的散熱能力、可靠度及氣密性，並可提供高輸出入接腳數，因此高功率及高可靠度的產品，如 CPU、航太、軍事等產品，仍會採用陶瓷封裝。
